Advanced Packaging von TSMC
Chips in Wafer-Größe für KI-Training
Bis 2027 will TSMC »Systems on Wafer« auf Basis seines Advanced-Packging-Prozess CoWoS fertigen, die 40mal mehr Rechenleistung erreichen als heutige GPUs und auf denen 60 HBM-Chips integriert sind.